saldragon 1-yabo亚博88

工业控制、机器视觉、能源电力、汽车电子

产品简介

安路科技saldragon 1（以下简称 dr1）系列器件延续安路fpsoc家族，组合了硬核处理器系统和fpga，通过高带宽总线进行二者的互联。多核 arm/risc-v 处理器系统与安路fpga可编程逻辑相结合于一颗芯片中，提供了应用类arm/risc-v处理器的性能与生态系统，并且具备安路fpga的灵活性、低功耗、可扩展 soc平台。arm/risc-v cpu是处理器系统的核心，同时系统还包含on-chip ram，内存接口和丰富的外设互联接口，定位复杂嵌入式系统、低功耗和高性能芯片市场。

联系购买

产品选型表

显示6种产品

processor core	processor extensions	maximum frequency（mhz）	cache/tcm	on-chip ram	sdram	peripherals	peripherals w/built-in dma	ps-pl interface ports	dma channels	jpu	npu	timer	ps io2	external static memory support	luts	dffs	distributeram	eram-20k	eram-total	dsp	pll	ts	adc	mipi dphy-rx	max user io
双核 arm 处理器	neon & single / double precision floating point for each processor	1000	l1:32 kb instruction,32 kb data per processor ; l2:512 kb	256kb	16/32-bit ddr3/ddr3l/ddr4	uart,can 2.0b/fd,i2c,spi,gpio	usb 2.0tri-mode gigabit ethernet，sd4.2/sdio/emmc5.1 控制器	axi 32-bit master，axi 32-bit slave，axi 64-bit/32-bit memory(hp)，axi 64-bit acp，16 interrupts	8(4 dedicated to programmable logic)	jpeg baseline encoder/decoder	512x mac,0.4tops,256kb sram	arm 通用定时器，系统级 triple-timer 计数器, 看门狗定时器	54	quad-spi，nand	94464	104960	1340	280	5600	240	8	2	1	2	195
双核 arm 处理器	neon & single / double precision floating point for each processor	1000	l1:32 kb instruction,32 kb data per processor ; l2:512 kb	256kb	16/32-bit ddr3/ddr3l/ddr4	uart,can 2.0b/fd,i2c,spi,gpio	usb 2.0tri-mode gigabit ethernet，sd4.2/sdio/emmc5.1 控制器	axi 32-bit master，axi 32-bit slave，axi 64-bit/32-bit memory(hp)，axi 64-bit acp，16 interrupts	8(4 dedicated to programmable logic)	jpeg baseline encoder/decoder	512x mac,0.4tops,256kb sram	arm 通用定时器，系统级 triple-timer 计数器, 看门狗定时器	54	quad-spi，nand	94464	104960	1340	280	5600	240	8	2	1	-	201
单核 risc-v 处理器	p/f/d instruction extension	800	l1:32 kb instruction,32 kb data per processor itcm：256kb dtcm1：256kb	256kb	16/32-bit ddr3/ddr3l/ddr4	uart,can 2.0b/fd,i2c,spi,gpio	usb 2.0tri-mode gigabit ethernet，sd4.2/sdio/emmc5.1 控制器	axi 32-bit master，axi 32-bit slave，axi 64-bit/32-bit memory(hp)，32-bit ahb，16 interrupts	8(4 dedicated to programmable logic)	jpeg baseline encoder/decoder	512x mac,0.4tops,256kb sram	risc-v 定时器，系统级 triple-timer 计数器，看门狗定时器	54	quad-spi，nand	94464	104960	1340	280	5600	240	8	2	1	2	195
单核 risc-v 处理器	p/f/d instruction extension	800	l1:32 kb instruction,32 kb data per processor itcm：256kb dtcm1：256kb	256kb	16/32-bit ddr3/ddr3l/ddr4	uart,can 2.0b/fd,i2c,spi,gpio	usb 2.0tri-mode gigabit ethernet，sd4.2/sdio/emmc5.1 控制器	axi 32-bit master，axi 32-bit slave，axi 64-bit/32-bit memory(hp)，32-bit ahb，16 interrupts	8(4 dedicated to programmable logic)	jpeg baseline encoder/decoder	512x mac,0.4tops,256kb sram	risc-v 定时器，系统级 triple-timer 计数器，看门狗定时器	54	quad-spi，nand	94464	104960	1340	280	5600	240	8	2	1	-	201
单核 risc-v 处理器	p/f/d instruction extension	800	l1:32 kb instruction,32 kb data per processor itcm：256kb dtcm1：256kb	256kb	16/32-bit ddr3/ddr3l/ddr4	uart,can 2.0b/fd,i2c,spi,gpio	usb 2.0tri-mode gigabit ethernet，sd4.2/sdio/emmc5.1 控制器	axi 32-bit master，axi 32-bit slave，axi 64-bit/32-bit memory(hp)，32-bit ahb，16 interrupts	8(4 dedicated to programmable logic)	jpeg baseline encoder/decoder	512x mac,0.4tops,256kb sram	risc-v 定时器，系统级 triple-timer 计数器，看门狗定时器	54	quad-spi，nand	94464	104960	1340	280	5600	240	8	2	1	-	126
双核 arm 处理器	neon & single / double precision floating point for each processor	1000	l1:32 kb instruction,32 kb data per processor ; l2:512 kb	256kb	16/32-bit ddr3/ddr3l/ddr4	uart,can 2.0b/fd,i2c,spi,gpio	usb 2.0tri-mode gigabit ethernet，sd4.2/sdio/emmc5.1 控制器	axi 32-bit master，axi 32-bit slave，axi 64-bit/32-bit memory(hp)，axi 64-bit acp，16 interrupts	8(4 dedicated to programmable logic)	jpeg baseline encoder/decoder	512x mac,0.4tops,256kb sram	arm 通用定时器，系统级 triple-timer 计数器, 看门狗定时器	54	quad-spi，nand	94464	104960	1340	280	5600	240	8	2	1	-	126